任職要求

1.碩士學(xué)歷，5年以上數(shù)字芯片設(shè)計(jì)開(kāi)發(fā)經(jīng)驗(yàn);

2.有良好的數(shù)字電路基礎(chǔ)，熟悉Verilog/VHDL;

3.熟悉數(shù)字信號(hào)處理基礎(chǔ)知識(shí)加分;

4.熟悉圖像處理算法，TDC/ADC校準(zhǔn)算法加分;

5.具有實(shí)際的MCU系統(tǒng)集成和驗(yàn)證經(jīng)驗(yàn)，熟悉RISC-V及12C,SPI,JTAG等常用接口;

6.工作積極主動(dòng)，有良好溝通能力和團(tuán)隊(duì)協(xié)作能力; 

7.熟悉腳本語(yǔ)言和行為模型，比如Tcl, Perl, Verilog等并具備相關(guān)經(jīng)驗(yàn);

8.會(huì)使用Cadence/Synopsys/Mentor的主要EDA工具。

任職要求

1.大學(xué)本科或以上學(xué)歷，集成電路，微電子學(xué)，電子工程，通信等相關(guān)專業(yè)畢

業(yè);

2.有5年以上模擬版圖設(shè)計(jì)經(jīng)驗(yàn);

3.熟練使用行業(yè)內(nèi)專用軟件工具;

4.了解主流工藝流程，有40nm及以下工藝節(jié)點(diǎn)的流片經(jīng)驗(yàn);

5.具備一般英語(yǔ)閱讀理解和書寫能力;

6.積極進(jìn)取，溝通能力強(qiáng)，具備團(tuán)隊(duì)協(xié)作精神，能夠承受工作壓力;

有高速模擬接口電路設(shè)計(jì)版圖設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮。

任職要求：

1.負(fù)責(zé)芯片研發(fā)過(guò)程中數(shù)字電路后端流程，以及數(shù)模混合信號(hào)芯片的實(shí)現(xiàn);

2.完成綜合Synthesis轉(zhuǎn)換、形式驗(yàn)證formal、DFT、ATPG相關(guān)流程;

3.熟練實(shí)現(xiàn)FlowPlan、CTS、Route、 STA、 物理驗(yàn)證(LVS/DRC...)得到GDS

數(shù)據(jù);

4.對(duì)接ECO相關(guān)、IR_drop和Power分析、以及流片JDV檢查;

5.本科及以上學(xué)歷，微電子或芯片相關(guān)專業(yè)，5年以上相關(guān)工作經(jīng)驗(yàn)，具有較強(qiáng)的腳本語(yǔ)言(Perl/Tcl/Shell等)編程能力;

6.具有良好的學(xué)習(xí)能力、溝通協(xié)調(diào)能力和團(tuán)隊(duì)合作精神。